技术文章：FPGA杂记之基础篇二及Demo案例
本文接续上一篇《FPGA杂记基础篇》，继续为大家分享IP例化和几个基于FPGA芯片实现的Demo工程。
IP例化
IP即是一个封装好的模块，集成在相应的开发环境里面，以安路的TD软件为例，不同系列的芯片集成了不同的IP模块，可以通过软件例化调用。
以下是安路TD4．6．5集成的EF3L40CG332B的相关IP。
1．1 PLL＆RAM
以例化PLL和RAM为例，实现两个异步双口 RAM。
读写时钟都设置 100Mhz， 两个 RAM 为 RAMA 和RAMB， 深度为 1024，位宽为 8bit，写入数据为 8bit，100Mhz 持续数据流， 当 RAMA被写入 1024 字节数据后切换到写 RAMB， RAMB 被写入 1024 字节后切换 RAMA。以此循环类推。
当 RAMA 被写入 1024 字节时， 给读时序提供一个启动信号读取 RAMA 的数据， 读取完 RAMA 的 1024 字节数据时， 切换读 RAMB 以此类推。
这个工程的工程结构如下图：
首先EF3L40CG332B＿DEV开发板提供了25Mhz的晶振时钟输入到EF3L40CG332B的时钟管脚。
想要得到100Mhz的读写速率，需要先用PLL得到倍频时钟。
在tools目录下点击IP Generator进入IP core页面，并选择PLL，输入时钟填入板子晶振25Mhz。
输出时钟填入所需要的100Mhz，并从C0输出。
设置完成后，生成的module声明如下（完整模块可参考代码）
再生成ram的IP模块。
在IP core中选择RAM。
分享
图片新闻
最新活动更多
-
技术指南立即下载>> 电动汽车功率半导体技术趋势变化带来的挑战及解决方案
-
2月28日火热报名中>> 【免费试用】东集技术年终福利——免费试用活动
-
4日10日立即报名>> OFweek 2025（第十四届）中国机器人产业大会
-
限时免费下载立即下载 >>> 2024“机器人+”行业应用创新发展蓝皮书
-
7.30-8.1火热报名中>> 全数会2025（第六届）机器人及智能工厂展
-
7月30-31日报名参会>>> 全数会2025中国激光产业高质量发展峰会
推荐专题
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论