技术文章：FPGA杂记之基础篇二及Demo案例
本文接续上一篇《FPGA杂记基础篇》，继续为大家分享IP例化和几个基于FPGA芯片实现的Demo工程。
IP例化
IP即是一个封装好的模块，集成在相应的开发环境里面，以安路的TD软件为例，不同系列的芯片集成了不同的IP模块，可以通过软件例化调用。
以下是安路TD4．6．5集成的EF3L40CG332B的相关IP。
1．1 PLL＆RAM
以例化PLL和RAM为例，实现两个异步双口 RAM。
读写时钟都设置 100Mhz， 两个 RAM 为 RAMA 和RAMB， 深度为 1024，位宽为 8bit，写入数据为 8bit，100Mhz 持续数据流， 当 RAMA被写入 1024 字节数据后切换到写 RAMB， RAMB 被写入 1024 字节后切换 RAMA。以此循环类推。
当 RAMA 被写入 1024 字节时， 给读时序提供一个启动信号读取 RAMA 的数据， 读取完 RAMA 的 1024 字节数据时， 切换读 RAMB 以此类推。
这个工程的工程结构如下图：
首先EF3L40CG332B＿DEV开发板提供了25Mhz的晶振时钟输入到EF3L40CG332B的时钟管脚。
想要得到100Mhz的读写速率，需要先用PLL得到倍频时钟。
在tools目录下点击IP Generator进入IP core页面，并选择PLL，输入时钟填入板子晶振25Mhz。
输出时钟填入所需要的100Mhz，并从C0输出。
设置完成后，生成的module声明如下（完整模块可参考代码）
再生成ram的IP模块。
在IP core中选择RAM。
分享
图片新闻
最新活动更多
-
即日-11.30免费预约申请>>> 燧石技术-红外热成像系列产品试用活动
-
11月30日立即试用>> 【有奖试用】爱德克IDEC-九大王牌安全产品
-
即日-12.26火热报名中>> OFweek2024中国智造CIO在线峰会
-
即日-0120限时下载>>> 爱德克（IDEC）设备及工业现场安全解决方案
-
限时免费下载立即下载 >>> 2024“机器人+”行业应用创新发展蓝皮书
-
即日-2025.8.1立即下载>> 《2024智能制造产业高端化、智能化、绿色化发展蓝皮书》
推荐专题
- 1 同源共创 模式革新 | 华天软件皇冠CAD（CrownCAD）2025新品发布会圆满举行
- 2 上海国际嵌入式展暨大会（embedded world China ）与多家国际知名项目达成合作
- 3 iEi威强电新品丨IMBA-AM5:工业计算的强劲引擎
- 4 史上首次，大众终于熬不住开启40亿降本计划！关3个工厂，裁员万名...
- 5 守护绿色学习空间，EK超低温热泵服务对外经济贸易大学图书馆
- 6 颜值高 有“门”道｜贝特威汽车门板内饰AI视觉检测解决方案
- 7 观众登记启动 优解制造未来，锁定2025 ITES深圳工业展
- 8 3大场景解读 | 红外热像仪赋能科研智造创新应用
- 9 揭秘：「全球知名跨境电商」构建核心竞争力的“独门绝技”是？
- 10 这个双十一，买iEi威强电就“购”了！
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论